IBM ogłasza „sub-1 nanometr”: nowa architektura mieści 100 miliardów tranzystorów na chipie

👁 133 przeczytań

IBM ogłosił, że jego nowa architektura chipów potrafi zintegrować niemal 100 miliardów tranzystorów na układzie wielkości ludzkiego paznokcia - to blisko dwukrotnie większa gęstość niż w poprzedniej generacji firmy. Rozwiązanie, przeznaczone dla centrów danych AI, IBM określa jako "pierwszą na świecie technologię chipów poniżej 1 nanometra".

Nazwa wymaga wyjaśnienia, bo fizycznie nie da się dziś niezawodnie produkować elementów mniejszych niż 1 nanometr. IBM mówi raczej o wydajności, jakiej można by się spodziewać po takim teoretycznym chipie. Technologię zbudowano w węźle 0,7 nm, nazwanym węzłem 7 angstremów (1 nanometr to 10 angstremów). Liczby te od dekad nie odpowiadają rzeczywistym wymiarom struktur - podobnie jak w przypadku procesów 3 nm czy 2 nm.

Architektura nanostack układa tranzystory pionowo, w naprzemiennym układzie, by zmieścić ich więcej na tej samej powierzchni. Podstawowa jednostka to dwa połączone tranzystory, z których każdy złożony jest z trzech warstw nanosheet o grubości 5 nanometrów. Według prognoz IBM rozwiązanie daje nawet o 50 proc. wyższą wydajność lub o 70 proc. lepszą efektywność energetyczną niż chipy 2 nm wprowadzone w 2021 roku, a także poprawia skalowanie pamięci SRAM o 40 proc.

"To nie tylko krok przyrostowy, to znaczący skok naprzód", powiedział Jay Gambetta, dyrektor IBM Research, podczas briefingu dla mediów.